공학 자료실 디지털 회로설계 자료실 4-Bit D Flip Flop 설계 다운로드 YY
- essbarr7444
- 2020년 12월 15일
- 2분 분량
공학 자료실 디지털 회로설계 자료실 4-Bit D Flip Flop 설계 다운로드
공학 자료실 디지털 회로설계 자료실 4-Bit D Flip Flop 설계
[공학][디지털 회로설계] 4-Bit D Flip Flop 설계
디지털 회로설계
1. 제목 : 4-Bit D Flip Flop 설계
2. 개요 :
1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.
2) 방법 :
`1-bit flip flop`
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
(2) 위와 동일한 입출력을 가진 1 bit D F/F을 logic gate로 설계한다.
(3) 둘의 설계 과정과 결과를 비교해 본다.
`4-bit flip flop`
(4) 4 bit의 벡터 x, y와 carry in을 입력으로 갖고 4 bit의 벡터 s와 carry out을 출력으로하는 4 bit a...디지털 회로설계
1. 제목 : 4-Bit D Flip Flop 설계
2. 개요 :
1) 목적 : 1 bit flip flop을 통해 4 bit flip flop을 VHDL과 logic gate로 설계한다. 이 과정에서 VHDL의 process의 사용법을 익히고, logic gate의 구현과 process로의 구현의 차이점을 비교해 본다.
2) 방법 :
`1-bit flip flop`
(1) 입력이 D, Preset, Clear, Clock이고 출력이 Q, notQ인 1 bit D F/F을 VHDL 언어로 설계한다.
(2) 위와 동일한 입출력을 가진 1 bit D F/F을 logic gate로 설계한다.
(3) 둘의 설계 과정과 결과를 비교해 본다.
`4-bit flip flop`
(4) 4 bit의 벡터 x, y와 carry in을 입력으로 갖고 4 bit의 벡터 s와 carry out을 출력으로하는 4 bit adder을 1bit adder 4개를 통해 설계한다.
(6) 설계한 4-bit full adder를 임의의 x, y 값을 입력하여 waveform을 출력한다.
3. 이론
(1) Half Adder
(2) Full Adder
4. 설계과정
- 4-bit full adder의 truth table
5. VHDL Code
`1-bit adder`
library ieee;
6. 결과 및 분석
`1bit full adder의 waveform simulation`
1 bit full adder는 다음과 같은 waveform을 갖는다. 아래의 truth table과 비교해보면 동일하게 나오는 것을 확인할 수 있다.
cin
x
y
cout
s
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
`1 bit adder의 truth table`
`VHDL compilation Flow summary`
위에서 설계한 VHDL adder4를 simulation 하면 다음과 같은 결과가 나온다. 이 값은 main file인 adder4 즉 4 bit FA의 VHDL code를 simulation 한 결과이다. 1 bit FA 4개를 사용하여 설계한 4 bit adder는 8개의 logic elements를 갖는다.
`waveform simulation summary`
(a) Cin이 0인 경우
4 bit adder의 모든 경우의 수를 더할 경우 1616으로 256가지의 수가 나오는데 이를 다 표현하기 힘들므로 최대한 다양한 경우를 포함하는 10개의 덧셈을 예를 들어 waveform으로 simulation 해 보았다. 1개의 덧셈을 0.1 us로 설정하여 모두 1.0 us 의 시간이 걸렸다.
x (2진수)
10진수
y (2진수)
10진수
c
s (2진수)
10진수
0011
3
0101
5
0
1000
8
0010
2
1000
8
0
1010
10
0100
4
0111
7
0
1011
11
0101
5
1000
8
0
1101
13
1001
9
0110
6
0
1111
15
0111
7
1001
9
1
0000
16
1000
8
1011
11
1
0011
19
1010
10
1101
13
1
0111
23
1100
12
1110
14
1
1010
26
1111
15
1111
15
1
1110
30
`simulation한 x와 y의 덧셈표`
`cout 값이 0인 경우의 waveform`
`cout 값이 1인 경우의 waveform`
위의 결과값을 확인해보면 실제로 덧셈을 해 본 결과와 simulation 한 결과가 동일함을 확인할 수 있다. cout의 필요성은 위에서도 설명했듯이 4 bit 의 더해지는 수들의 마지막 항에서 반올림 된 경우 5 bit의
[문서정보]
문서분량 : 6 Page
파일종류 : HWP 파일
자료제목 : 공학 자료실 디지털 회로설계 자료실 4-Bit D Flip Flop 설계
파일이름 : [공학][디지털 회로설계] 4-Bit D Flip Flop 설계.hwp
키워드 : 공학,디지털,회로설계,4,Bit,D,Flip,Flop,설계,자료실
자료No(pk) : 11077509
댓글